■ 高速JPEGエンコーダ/デコーダIP　[TD-JPEGip]

DCT方式JPEGに対応したVGA画像を最大で142fpsで高速に圧縮、伸張が
可能

カスタマイズ対応可能

JPEGエンコーダ・デコーダコアは、基本DCT方式JPEGに対応しており、640x480 (VGA) 画像を最大で142fpsで高速に圧縮、伸張が可能です。エンコーダ/デコーダそれぞれでのIP提供が可能であり、また弊社のデザインサービスにて、お客様向けカスタマイズ対応も可能です。

　仕様・特徴

・	VHDLソースコード提供
・	サイトライセンス契約、ロイヤリティフリー

・	当社デザインサービスによるカスタマイズ対応可能*有償
・	完全同期設計お客様の周辺回路との組合わせが容易

TD-JPEGip-ENC(エンコーダIP) 仕様

・	基本DCT方式
・	画像フォーマット Y:Cb:Cr=4:4:4/4:2:2/4:1:1に対応
・	最大動作周波数　66MHz 640 x 480をMax157fpsで処理可能
・	RGB→YCbCr変換回路内蔵
・	RGB→YCbCr変換係数9個をレジスタI/Fから設定可能

・	量子化テーブル　2面 Y用に１面　Cb/Cr用に1面デフォルト値をもつので設定せずに量子化も可能
・	ハフマンテーブル　2面 Y用に1面　CbCr用に1面デフォルト値をもつので、設定せずにハフマン符号化も可能

TD-JPEGip-DEC(デコーダIP) 仕様

・	基本DCT方式
・	画像フォーマット Y:Cb:Cr=4:4:4/4:2:2/4:1:1に対応
・	最大動作周波数　66MHz 640 x 480をMax162fpsで処理可能 (その他高解像度にも対応　※表1参照)
・	JPEGヘッダ分析回路：画像情報認識、量子化、ハフマン符号データ構築が可能

・	YCbCr→RGB変換回路内蔵 YCbCr→RGB変換係数9個をレジスタI/F から設定可能
・	量子化テーブル　6面 Y/Cb/Cr用にそれぞれ3面デフォルト量子化テーブルを用意。テーブル定義がヘッダにない場合もデフォト係数で処理可能
・	ハフマンテーブル　4面 Y/CbCr用にそれぞれ2面デフォルトハフマンテーブルを用意。テーブル定義がヘッダにない場合もデフォルト符号で処理可能

主要諸元

型名	SLICE数	Block RAM数	乗算器（18×18bit)	I/O数	デバイス	ツール
TD-JPEGip-ENC	1001	16	16	入力:93本出力:67本	XC6SLX9	ISE12.2
TD-JPEGip-DEC	1127	11	16	入力:74本出力:71本	XC6SLX9	ISE12.2

パフォーマンス比較表

(単位: フレーム)

＊上記の処理枚数は参考値であり、入力画像の画質や圧縮率に依存します。

　オーダーインフォメーション

型名	納品物	備考
TD-JPEGip-DEC TD-JPEGip-ENC	・回路RTLソース(VHDL) ・テストベンチ・設計仕様書	価格はお問合せ下さい

当社デザインサービスにてカスタマイズも承りますのでお気軽にご相談ください.。

【関連商品】
●JPEG高速エンコーダLSI　[TE3310RPF]
●JPEG高速デコーダLSI　[TE3320RPF]

	SDカード・MMC・sSD・eMMCホストコントローラ

	NANDフラッシュメモリコントローラ

	映像機器用LSI/IP （JPEG関連商品　等）

	ナンバープレート認識

	拡張I/O LSI

	FPGAコンフィグレーションソリューション

	インタフェースLSI/IP

	ステレオカメラ 3次元視覚システム

	音声ソリューションボード

	ボード
	>> FPGA評価ボード >> CPUボード >> 光インタフェースボード >> 高速シリアルバス評価　　ボード >> 信号処理ボード >> 教育用ボード

	IGBT関連

	LSI型名について



	会社概要｜著作権・商標｜リンクについて｜個人情報保護｜お問い合わせ｜サイトマップ Copyright©Tokyo Electron Device LTD. All Rights Reserved.