| カテゴリ |
製品型名 |
記述言語 |
概要 |
SDカード
ホストコントローラ |
TE4393 |
Verilog |
・SDホストコントローラ・スタンダードスペック Ver2.0 Advanced DMA対応IP
・eSD Addendam Ver2.10 eSD対応
・MMC Systemスペック Ver4.3 eMMC対応 |
| TE4394 |
Verilog |
・SDホストコントローラｰスタンダードスペックVer2.0 Advanced DMA対応AMBAバス対応
・eSD Addendam Ver2.10eSD対応
・MMC SystemスペックVer4.3 eMMC対応 |
SDIOデバイス
コントローラ |
TE4355/56 |
Verilog |
・SDIOデバイスコントローラIP TE4355/4356 Verilog SDIO Card Specification Version 3.00でサポートしているUHS-I (Ultra High Speed Mode-I)対応のSDIOデバイスコントローラIP。クロック周波数208MHzで最大連送速度104Mバイト/秒（理論値）の高速データ転送が可能。 |
NANDフラッシュ制御
(大ブロックNAND) |
TE5557 |
C |
・小〜大ブロック対応NANDフラッシュメモリに対応したラインアップを用意
・論理−物理アドレス変換、不良ブロック処理、フラッシュメモリ延命機能を搭載
・C++ソースコード提供
・NANDフラッシュメモリ制御部
・ECC(エラーチェック&訂正機能部をハードウェアIPで提供(TE5551/TE5553/TE5554) |
ブート機能付き
NANDフラッシュ制御 |
TE5551 |
C/VHDL |
| TE5553 |
JPEG
エンコーダ･デコーダ |
TD-JPEGip-Enc |
VHDL/
Verilog |
・ISO/ITC基本DCT方式JPEGエンコーダIP
・高速圧縮処理VGA 142fps |
| TD-JPEGip-Dec |
VHDL |
・ISO基本DCT方式JPEGデコーダIP
・高速圧縮処理VGA 142fps |
インタレース･
プログレッシブ変換 |
TD-DeINTip-SD |
VHDL |
・動き適応型インタレース･プログレッシブ変換IP
・NTSC/PAL対応
・斜め線補正および2-3プルダウン機能対応 |
| TD-DeINTip-SD |
VHDL |
・動き適応型インタレース･プログレンシブ変換IP
・1080i入力対応
・斜め線補正機能対応 |
| 画像スケーリング |
TD-SCALEIP |
VHDL |
・アップ･ダウンスケールコンパ一夕(QVGA−HD)
・フレームレートコンパ一夕内蔵 |
| UART |
TD-UARTip |
VHDL/
Verilog |
・パラレルーシリアル間データ変換
・8×16キャラクタFIFO内蔵
・最大転送レート1.5Mbpsでの送受信可能
・割込み／DMA制御端子
・ザイリンクス社FPGAで検証済み |
| HDLC |
TD-HDLCip |
VHDL/
Verilog |
・全二重方式最大10Mbpsの転送が可能(40MHz動作時)
・2種類のCRCチェック(CRC16/CCITT)をサポート
・送受信データFIF0(各16レベル)
・ザイリンクス社FPGAで検証済み |
