　HOME＞自社ブランド商品＞教育用ボード＞TD-BD-SASEBOG2-XX

教育用ボード　INDEXへ>>

■ サイドチャネル攻撃評価/部分再構成評価ボード
[TD-BD-SASEBOG2-XX]

暗号回路モジュールの安全性を検証可能

サイドチャネル攻撃評価/部分動的再構成評価ボード[TD-BD-SASEBO-XX]

＜先行予約受付中＞

サイドチャネル攻撃（※1）評価および、部分再構成評価用ボード「SASEBO-GⅡ」。本ボードの使用により、暗号モジュールの開発、評価、検査が容易に可能です。また、部分動的再構成についても評価可能なため、FPGAによる動的再構成の設計支援ツールとしてもご活用いただけます。

　特徴

・サイドチャネル攻撃を含む暗号化モジュールへの様々な物理攻撃の評価が可能。（対応製品：TD-BD-SASEBOG2-0X）

・動的部分再構成をサポート（対応製品：TD-BD-SASEBOG2-1X）
FPGAを動作させたまま回路の一部書き換えが可能な部分動的再構成をサポート。動的再構成の評価を手軽に実行可能。
*動的部分再構成の対応範囲の詳細はお問い合わせ下さい。

・ザイリンクス社 FPGA Virtex-5搭載
一世代前のSASEBO-G搭載のFPGAに対し4～7倍の回路ロジック容量を有し、これまでSASEBO-Gでは実装できなかった複雑な回路評価も可能。

・小型化/高集積化を実現
基板サイズ：140mm×120mm×1.6mm

・USB I/Fで電源供給、回路書き換え、データの入出力および制御可能

▲このページの先頭へ

　製品概要

搭載FPGA	LX30版：　Virtex-5：「XC5VLX30-1FFG324C」 Spartan-3A：「XC3S400A-4FT256C」 LX50版：　Virtex-5：「XC5VLX50-1FFG324C」 Spartan-3A：「XC3S400A-4FT256C」
クロック	Spartan-3AにOSC(24MHz)「ECS-2033-240-BN」を接続また、それぞれのFPGAに外部CLK供給用SMAコネクタを接続
メモリ	SRAM 2MB「IS61LP6432A-133TQ-ND」
FPGA間バス幅	38bit汎用バス接続
拡張コネクタ	Virtex-5用：34ピン2.54mmピッチピンヘッダー（内ユーザーIO 26ピン） Spartan-3A用：34ピン2.54mmピッチピンヘッダー（内ユーザーIO 26ピン）
基板サイズ	140mm×120mm×1.6mm（板厚）ガラスエポキシ材６層構造
電源	DC5.0V（外部給電端子または、USBより給電） Virtex-5のコア電圧1.0Vは、基板上での給電以外に外部給電可能
主要外部I/F	USB2.0(コネクタTypeB) SMAコネクタ　CLK供給用x2　電流測定用x4
FPGAコンフィグ機能	JTAGを使用し、SPIまたは直接FPGAへbitファイルの書き込みが可能また、Virtex-5に対してはUSBからコンフィグが可能
その他	LED(9)x2、DIPスイッチ(8)x2

　オーダーインフォメーション

用途	型名	搭載FPGA	備考
サイドチャネル攻撃評価用	TD-BD-SASEBOG2-01	ザイリンクス社 FPGA Virtex-5 LX30	価格はお問い合わせ下さい＜先行予約受付中＞
サイドチャネル攻撃評価用	TD-BD-SASEBOG2-02	ザイリンクス社 FPGA Virtex-5 LX50
部分再構成用	TD-BD-SASEBOG2-11	ザイリンクス社 FPGA Virtex-5 LX30
部分再構成用	TD-BD-SASEBOG2-12	ザイリンクス社 FPGA Virtex-5 LX50

開発元：独立行政法人　産業技術総合研究所

SASEBO-GⅡボードの仕様書など、詳細資料は産業技術総合研究所のWEBサイトにてご確認ください。
http://www.rcis.aist.go.jp/special/SASEBO/SASEBO-GII-ja.html

産業技術総合研究所発表　【主な研究成果】
暗号ハードウェアのサイドチャネル攻撃評価用ボードSASEBO-GIIを開発

【用語説明】

１　サイドチャネル攻撃
暗号装置の動作状況を様々な物理的手段で観察することにより、装置内部のセンシティブな情報を取得する暗号攻撃方法の１つ。暗号アルゴリズムが専用ハードウェアとして実装されたり、ソフトウェアとしてプロセッサ上で実行されるとき、その暗号モジュールが消費する電力や放射する電磁波は、処理内容に応じた独特の波形として観測される。このような正規のデータ入出力パスでない“サイドチャネル”に漏洩している内部動作情報から暗号の鍵を盗み出す攻撃方法。

2　部分再構成（パーシャルリコンフィグ）
FPGA内の全体でなく特定の領域のみ書換える手法。機器の小型化、省電力化を実現しつつも多機能・高性能化をはかることが可能になる。動作中の他の回路を停止しない場合を動的再構成（ダイナミックパーシャルリコンフィグレーション、ランタイム　リコンフィグレーション）と呼ぶ。

▲このページの先頭へ

	映像機器用LSI/IP （JPEG関連商品等）

	拡張I/O LSI

	LEDコントローラドライバ

	FPGAコンフィグレーションソリューション

	インタフェースLSI/IP

	SDカード・MMC・eSD・eMMC コントローラLSI/IP

	NANDフラッシュメモリ・ xD-PictureCard・SmartMediaコントローラ

	ボード
	>> 高速シリアルバス評価　　ボード >> 画像・信号処理ボード >> 音声ソリューション　　ボード >> ステレオカメラ　　 3次元視覚システム　　ソリューション >> 教育用ボード >> FPGA評価ボード >> Java組み込みボード

	特定ソフトウェア



	会社概要｜著作権・商標｜リンクについて｜個人情報保護｜お問合せ｜サイトマップ Copyright©Tokyo Electron Device LTD. All Rights Reserved.

■ サイドチャネル攻撃評価/部分再構成評価ボード [TD-BD-SASEBOG2-XX]

■ サイドチャネル攻撃評価/部分再構成評価ボード
[TD-BD-SASEBOG2-XX]